本文是一篇介绍在Si衬底上外延生长GaN基材料并用于射频领域的综述，如何生长高质量的Si基GaN,是业内比较关注的问题。
摘要 : Si 衬底因兼具大尺寸、低成本以及与现有 CMOS 工艺兼容等优势，使 Si 衬底上 GaN 基射频( RF) 电子材料和器 件成为继功率电子器件之后下一个该领域关注的焦点。 由于力学性质与低阻 Si 衬底不同， 高阻 Si 衬底上 GaN 基外延材料生长的 应力控制 和 位错抑制 问题仍然困难，且严重的 射频损耗 问题限制着其在射频电子领域的应用。 本文简 要介绍了 Si 衬底上 GaN 基射频电子材料的研究现状和面临的挑战，重点介绍了北京大学研究团队在高阻 Si 衬底上 GaN 基材料射频损耗的产生机理，以及低位错密度、低射频损耗 GaN 的外延生长等方面的主要研究进展。最后对 Si 衬底上 GaN 基射频电子材料和器件的未来发展作了展望。
0 引 言
(资料图)
GaN 具有大禁带宽度、高电子迁移率、高饱和电子漂移速度等优良的特性，相 比 GaAs 基电子器件， GaN 基电子器件可工作在更高的电压下及具有更高的电流密度，相比于Si基射频电子器件，其具有更高的工作频率，这使得 GaN 特别适合大功率、高工作频率的射频电子器件应用。因此，在射频电子领域， GaN 基器件逐渐受到学术界和产业界的重视。 根据材料外延衬底的不同，GaN 基射频器件的主要技术路线包括 Si 衬底上 GaN 和 SiC 衬底上 GaN 。 因为 SiC 衬底的高热导率以及与 GaN 间较小的晶格失配，SiC 衬底上GaN目前发展得相对比较成熟，在相控阵雷达、通信等大功率射频领域有广泛的应用。然而，半绝 缘 SiC 衬底的高价格限制了其在民用领域的发展潜力。相比之下，Si 衬底具有大尺寸、低成本、易与 Si 基 集成电路工艺结合等优势，使得 Si 衬底上 GaN 基射频电子器件具有较高的产业化应用前景，近年来成为新的研究热点。北京大学研究团队近几年来针对 Si 衬底上 GaN 基射频电子材料外延生长中的关键科学和技术问题，围 绕高阻 Si 衬底上 GaN 基材料射频损耗的产生机理，以及低位错密度、低射频损耗 GaN 的外延生长等问题开 展了系统的研究工作，取得了一系列研究突破。
1 Si衬底上GaN基射频电子材料的研究现状
Si衬底上GaN 基射频电子器件具有击穿电压高、电流密度大、工作频率高等优异特性，且兼具Si底的大尺寸、低成本、易与Si基CMOS工艺集成等优点，其有望推动GaN基器件在射频电子领域的产业化应用，是当前国际上氮化物半导体领域学术界和产业界关注的热点。
高质量的外延材料是实现 GaN 基射频电子器件的基础。 然而，GaN 与 Si 晶体之间具有较大的晶格失配 ( 16.9% ) 与热膨胀系数失配(56% ) ，因此 Si 衬底上 GaN 外延层不仅具有较高的位错密度，且由热失配带来的张应力将会使其具有较大的残余应变，甚至最终导致薄膜开裂。这将会严重影响 GaN 基电子材料与器件的性能和可靠性。此外，为了抑制在射频应用过程中的 衬底损耗，衬底通常会采用高阻 Si， 一般是通过区熔法(float zone，FZ) 制备的Si晶圆。与常规采用直拉法( Czochralski，CZ) 制备的 Si 晶圆相比，FZ-Si 通常含有较低的杂质含量，在常温下能表现出半绝缘特性，因此能降低一部分衬底损耗。然而，其力学强度相比 CZ-Si 要差，因此对 GaN 外延生长过程中的应力及翘曲的控制提出了更高的要求。尽管近年来国内外已发展出一 系列针对 Si 衬底上 GaN 及其异质结构的生长方法和技术手段，包括低温 AlN 插入层、AlN / GaN 超晶格缓冲层、Al 组分梯度渐变 AlGaN 缓冲层等方法，已能初步满足低阻 Si衬底上GaN基功率电子器件对材 料的要求; 然而目前高阻 Si 衬底上 GaN 及其异质结构材料仍然存在很高的位错密度，其应力/翘曲控制仍然困难，严重影响器件的性能及可靠性。
此外，尽管采用高阻Si衬底， 射频损耗仍然是阻碍Si衬底上GaN基射频电子材料和器件发展的关键瓶颈。 其内涵是Si衬底上GaN基射频器件在信号传输时存在传输的损耗，这会造成信号精准性和器件工作效率的下降。
Si 衬底上 GaN 基射频器件的射频损耗主要包括4个部分:
1) 导体损耗，也可称为传输线损耗。 这部分损耗主要与选择的传输线结构、几何尺寸、金属材料及工艺等因素相关，可以通过相对应的工艺优化 进行解决。
2) 衬底损耗。 这部分损耗可以通过使用高阻的 Si 衬底进行解决。
3) 由于 Si 衬底和半导体界面的导电层带来的 界面损耗。
4) 无法避免的辐射损耗 ，这部分损耗通常可以忽略不计，只在严重失配或者特 殊的电路设计里才需要考虑。因此，主要起作用的还是前三个因素。其中，Si 衬底和半导体界面的导电层 带来的界面损耗是目前仍未有效解决的部分，也是当前射频损耗最重要的来源。因此，Si 衬底和氮化物界 面的寄生电导形成机理及其抑制方法就成了当前研究的重点。
近年来,国内外各研究组针对上述问题提出了一些解决方案，取得了一些进展 : Luong 等采用高温-低 温-高温的方法生长 AlN 成核层，发现该方法可以抑制 AlN / Si 之间晶格失配导致的张应力，从而降低了由于 界面极化电场导致的射频损耗，10 GHz 下射频损耗为 0.4 dB/mm 。Chang 等通过降低 AlN 成核层生长温 度的方法抑制 Al 扩散导致的界面 p 型导电沟道，从而将射频损耗降至 0.2 dB / mm@10 GHz 。Mauder 等通过扩展电阻分布(spreading resistance profiling，SRP) 等测试方法确认了 Al 扩散是 AlN / Si 界面寄生电导的 成因，并同样通过降温生长的方式实现了低射频损耗的高阻 Si 衬底上 GaN 材料(0．2 dB / mm@ 28 GHz) ，同 时保持了较高的晶体质量及较低的翘曲值(＜20 μm) 。Zhan 等在 6 英寸( 1 英寸 = 2．54 cm) 高阻 Si 衬底 上，通过准二维成核的方法，实现了 2．2 μm 无裂纹 GaN 在 AlN 缓冲层上的直接生长，(002) / ( 102) 面 XRD 半峰全宽(FWHM) 为 457/509 arcsec，翘曲低至 8 μm 以下。尽管以上方法可以在一定程度上缓解 Si 衬底上 GaN 基射频电子材料面临的难题，然而当前 Si 衬底上 GaN 基射频电子器件性能仍远不及 SiC 衬底上 GaN 基 射频电子器件，其性能提高依赖于对材料更加深入的研究及相关技术的突破。
2 高阻 Si衬底上大失配异质外延 GaN 基材料
2.1 高阻 Si衬底上GaN外延生长面临的挑战
相比 SiC 衬底上 GaN，目前 Si 衬底上 GaN 基射频电子材料和器件仍不成熟， 面临一系列挑战 : 1) Si 衬底 与 GaN 之间具有 更大的晶格失配 ，这会导致 GaN 外延层中有更高密度的穿透位错，影响器件可靠性。2) Si 衬底与 GaN 之间具有 较大的热失配 ，导致 Si 衬底上 GaN 存在较大的残余应力甚至开裂。3) 尽管采用了高 阻 Si 衬底，Si 衬底上 GaN 基器件的 射频损耗 相比 SiC 衬底上 GaN 基器件仍高出不少 。同时，器件高温 下还会进一步使高阻 Si 衬底中产生大量本征载流子，引起射频损耗进一步增加。这会严重影响器件性能， 包括输出功率、功率附加效率、增益等 。4) Si 衬底自身相比 SiC 热导率较差，使其在大功率应用时 散热性能不足 。另外，Si 衬底与GaN之间的缓冲层通常包括 AlN 成核层、梯度渐变 AlGaN 三元合金或者AlN/AlGaN 超晶格等。复杂的过渡层设计会进一步增加 Si 衬底与 GaN 之间的热阻，影响器件散热。
总的来说，高阻Si衬底上GaN的外延材料晶体质量与 SiC 衬底上的 GaN 相比仍然存在不小的差距， 应力/位错控制问题 仍然困难， 器件可靠性问题仍未解决， 特别是严重的射频损耗问题限制着其在射频电子领域的应用。近年来研究发现，外延过程中 Al 向 Si 衬底的扩散是高阻 Si 衬底上 GaN 中寄生电导和射频损耗的主要来源，这就要求在外延生长过程中不仅要实现良好的应力/位错控制，还要协同考虑对该寄生电导的抑制，这对高阻 Si 衬底上 GaN 的外延生长提出了更大的挑战。因此，如何通过外延方法的改进以及结 构的设计综合解决上述难题，是当前亟待解决的问题。
2.2 高阻 Si 衬底上 GaN 基材料射频损耗产生机理
高阻Si衬底上GaN基射频电子器件面临的一个关键科学技术问题是射频损耗问题。尽管高阻Si衬底 的采用可以在一定程度上减少射频器件在信号传输时的损耗，然而研究者们发现高阻 Si 衬底上GaN基材料仍然存在相当严重的 射频损耗。其可能的来源机制主要包括 AlN/Si 界面的寄生电导、AlN 外延层中的介电损耗，以及高阻 Si 衬底中由于器件工作时的自热效应而产生的热激发的载流子引起的损耗等 。其中， 国际上主流观点认为 AlN/Si 界面的寄生电导是其中最主导的因素。然而关于该寄生电导的形成机理仍存 在较大争议 : 一部分研究团队认为 AlN/Si 界面寄生电导是由在高温生长过程中 Al/Ga 原子向高阻 Si 衬底 扩散(作为受主杂质) 形成的 p 型导电沟道所致， 如图 1 所示 ; 另一种观点则认为该界面寄生电导是由 AlN/Si界面处半导体能带弯曲形成的电子沟道所致。因此，深入理解和认识 AlN/Si 界面寄生电导的形 成机理，对于抑制界面寄生电导和射频损耗具有重要研究意义。
图1 Si 衬底上III-N 外延层的生长示意图
可以看到，上述争议的关键在于 其界面导电类型的确定 。北京大学魏来等通过霍尔( Hall) 实验测试直接测出 AlN/Si 界面的p型载流子信号 。他们在高阻 Si 衬底上分别外延生长了 60、100、200 nmAlN 薄膜，通过 Hall 实验测量得到的 3 个样品的载流子与 AlN 薄膜厚度呈正相关。分析认为，该 p型载流子信号不可能来自 n 型掺杂的 Si 衬底以及非故意掺杂的高阻 AlN 薄膜，因此只可能来源于界面寄生电导。为了证实该 p 型寄生电导是来源于 Al 原子的扩散，他们对这三个样品做了二次离子质谱 (SIMS) 的测量。 如图 2(a) 所示，SIMS 结果证明确实有相当数量的 Al原子扩散到了高阻 Si 衬底中，且样品中 Al 原子的扩散深度随 AlN 外延膜厚度增加呈现递增的趋势。这是 由于随着生长时间的增加，越厚的 AlN 样品的 Si 衬底中 Al 原子扩散更严重，证明了 Al 原子扩散发生在 AlN 高温生长过程中。 如图 2 (b) 所示，Hall 实验测试和 SIMS 测试得到的 Al 杂质面密度基本吻合。因此可以 证明 AlN/Si 界面的寄生电导来源于高温生长过程中 Al 向高阻 Si 衬底中的扩散。
图2 SIMS 测试和拟合得到的Si 衬底中Al 杂质的浓度分布曲线(a)，以及Hall 和SIMS 测试得到的Al 杂质的面密度对比图(b)
基于上述实验结果，他们提出通过对衬底进行 氮化预处理的方式 在 Si 表面形成一层约 2 nm 厚的无定形氮化硅层，以此阻挡 Al向 Si 衬底的扩散。如 图 3 所示，氮化处理后的样品 AlN/Si界面处的 Al原子的浓度显著下降，而且扩散深度也得到了一定抑制，特别是针对较厚 AlN薄膜样品，抑制效果更加明显。 经测试，采用氮化预处理生长的高阻 Si 衬底上 AlN 样品相较常规生长的样品射频损耗降低了44%。 然而，这层无定形氮化硅的存在会对 AlN 的成核以及其后续的生长造成负面影响，进而也会影响到后续外延生长 GaN 的晶体质量及应力控制。
图3 基于不同衬底处理方法的AlN样品中的 SIMS
2.3 高阻 Si 衬底上低位错密度、低射频损耗 GaN 基材料外延生长
实验表明，AlN/Si 界面的寄生电导的主要产生机理是高温生长过程中Al向高阻 Si衬底的扩散。 针对这一问题，目前国际上提出了一些解决思路，包括降低 AlN 的生长温度，氮化预处理形成氮化硅阻挡层，采用 3C-SiC 复合结构等 。然而，这些方法通常以牺牲外延层晶体质量或者增加器件成本为代价。 例如，目前最主流的解决思路是 降低 AlN 的生长温度从而抑制 Al 在生长过程中的扩散， 在实验中也取得了一定的效果。然而，低温下Al原子的迁移能力受限使 AlN 的生长严重偏离其最佳窗口，最终导致 AlN 位错密度增加、表面恶化。而 Si 衬底上 AlN 作为 GaN 外延生长中应力和缺陷控制的基石，其质量退化会导 致 GaN 的应力调控更加困难和位错密度增大，最终反映在 GaN 薄膜开裂或者器件可靠性下降。 因此，如何在外延生长过程中既能够实现射频损耗的降低，又能够实现应力和位错的有效调控，是高阻Si衬底上外延生长 GaN 射频电子材料的关键。
针对这一难题，北京大学蔡子东等提出了一种 超低饱和 Al 预处理技术来低温生长高质量 AlN 缓冲层， 通过该低温 AlN 缓冲层技术可以实现4英寸高阻 Si 衬底上 GaN 的应力/位错与射频损耗的综合调控。
所谓超低饱和 Al预处理技术，其内涵在于生长 AlN 缓冲层前预先通入极低流量的 TMAl 。他们对比了用不 同预处理流量生长的两个 Si 衬底上低温 AlN 缓冲层样品，通过 X 射线衍射(XRD) 实验得到超低流量预处 理样品的 AlN(002) 与( 102) 面摇摆曲线半峰全宽有显著下降( 见图4 ) ，这表明其位错密度大幅降低; 这一点也通过截面透射电子显微镜(TEM) 的观测结果得到确认( 见图 5 ) 。此外，STEM 测试发现高流量预处理样 品的 AlN/Si 界面存在 2nm 左右的无定形 Al-Si-N 层，而超低流量预处理样品的界面则非常清晰( 见图 6 ) ， 这充分说明了超低饱和 Al 预处理技术对低温 AlN 缓冲层中位错的抑制作用。
图4 超低饱和Al 预处理(样品E)与常规预处理(样品A)的AlN 样品的XRD 摇摆曲线
图5 样品 A(a)、(b)和样品 E(c) 、(d) 在双束条件下的TEM 明场像
图6 样品 A( a) 和样品 E( b) 的截面 HAADF-STEM 图
为了探究 Al 预处理对低温 AlN中位错抑制的机理，对比研究了不同预处理条件下的高阻 Si 衬底样品表面。 扫描电子显微镜(SEM) 实验发现高流量预处理的 Si 衬底表面存在复杂的刻蚀形貌，并伴有尺寸较小的 AlN 成核岛 ; 而超低流量预处理的 Si 衬底表面不存在刻蚀，取而代之的是大尺寸的六方对称的 AlN 成核岛( 见图 7) 。 分析认为，高流量的 TMAl 因其较高的过饱和度在预处理阶段会容易 积聚为 Al 滴 ，与 Si 衬底反应产生 Al-Si 合金，而 Al-Si 合金在 AlN 生长阶段会优先与氨气反应形成无定形的 Al-Si-N 层。相反，超低流量预处理的 Si 衬底表面则不会产生刻蚀，并且因其超低的过饱和度使得 AlN 成核岛临界尺寸显著增大， 减少了后续生长过程中晶粒合拢的边界从而抑制了位错的产生。
图 7 样品 A( a) 和样品 E( b) 的 SEM 照片
拉曼光谱测试表明采用超低饱和 Al 预处理方法制备的 AlN 缓冲层可以 有效降低 GaN 外延层中的残余张应力 (见图8) 。基于上述工作，北京大学研究团队成功地在该高质量低温 AlN 缓冲层上直接生长了 1.5 μm GaN 外延层，其 GaN( 002) /( 102) 面摇摆曲线半峰全宽分别低至 390 /440 arcsec (见图9) 。
图8 不同 AlN 缓冲层上 GaN 的拉曼光谱
图 9 1. 5 μm GaN 的 XＲD 摇摆曲线
射频损耗在10GHz下为 0.29 dB /mm (见图10) 。GaN的位错密度与射频损耗数值与国际其他研究工作对比 如图11 所示。
图 10 样品的射频损耗
图11 国际上 Si 衬底上 GaN 位错密度和射频损耗数据对比图
2.4 PVD-AlN /Si 复合衬底对 GaN 射频损耗的抑制
以上实验表明采用低温 AlN 缓冲层确实能有效降低高阻 Si 衬底上 GaN 的射频损耗，通过外延方法的改 进也可以在一定程度上弥补降低生长温度导致的晶体质量退化。然而由于氮化物的生长不能严重偏离其最佳生长窗口，降温生长的调节范围相对比较有限。如果要进一步降低射频损耗，满足射频电子器件对材料的需求，需要寻求一种创新的方法。针对这一问 题，北京大学刘丹烁等发明了一种 PVD-AlN/Si复合衬底用于降低高阻 Si衬底上 GaN 的射频损耗。该方法是在 2 英寸高阻 Si 衬底上制备一 层 PVD-AlN 以代替传统金属有机化合物化学气相沉积 (MOCVD) 生长的 AlN 成核层，随后在其上生长GaN外延层。其优势在于 PVD-AlN 可以起到阻挡 MOCVD 生长过程中Al/Ga原子向Si衬底的扩散，从而抑制 p 型寄生导电沟道的产生。他们研究了 PVD-AlN/Si 复合衬底上 GaN 薄膜的外延生长，设计了不同结构的样品，其区别在于 AlN 成核层的选取及 GaN 的生长模式。 采用低密度、大晶粒尺寸的 PVD-AlN 和低 V/III 比外延条件可有效推延 GaN 由三维生长转变为二维生长的过程。 从而成功获得了 1.5 μm 厚无裂纹GaN外延薄膜，XＲD(002) 和(102) 面摇摆曲线半峰全宽分别为 525 和 527arcsec， AFM 表面原子台阶均方根粗糙度为 0.16 nm。通过 SIMS 测试 确认 PVD-AlN 相比 MO-AlN 能有效阻止表面 Ga 原子向 Si 衬底中的扩散，并且其 Al 原子的扩散长度因 PVD-AlN 较低的生长温度和生长时间大幅降低，如图 12 所示，从而可以将 Si 衬底上 GaN 外延薄膜的射频损 耗降低到 0.20 dB /mm@ 10 GHz。
图12 PVD-AlN/Si 和 MOCVD-AlN/Si 复合衬底中Al、Ga 杂质浓度分布曲线
3.结语与展望
GaN 基射频电子器件因其高效率、高功率、大带宽、小型化等优异特性，是支撑新一代移动通信、国防军工等领域创新发展的核心器件。目前 GaN 基射频器件主要是在昂贵的半绝缘 SiC 衬底上制备，随着下一代移动通信的发展，对射频器件的数量和效率的要求急剧增加，现有射频芯片方案难以满足大规模应用对低成本、高效率的迫切需求。Si 衬底兼具大尺寸、低成本以及与现有 CMOS 工艺兼容等优势，使 Si 衬底上 GaN 基射频电子器件成为继功率电子器件之后下一个该领域关注的焦点，受到了国内外学术界和企业界的高度重视。目前，高阻 Si 衬底上 GaN 的外延生长已取得了很大进展，晶圆尺寸不断扩大。但在低位错密度、低射频损耗 GaN 薄膜的应力和缺陷控制等方面同 SiC 衬底上 GaN 基材料相比还有差距，受外延质量影响的器件性能有待进一步提高。从器件发展趋势看，面向毫米波应用的 GaN 基射频电子器件和面向手机等终端用的低压 GaN 基射频器件是当前 Si 衬底上 GaN 基射频电子材料和器件研究和产业化的主要方向，高线性度、高效率、高可靠性器件仍然是研究的重点.
（声明：文字内容仅用于行业技术交流，旨在促进行业进步。）
文字来源：
标签：
